Praxisleitfaden für das Carrier-Board lötbarer OSM-Module: Footprint nach IPC-7093A, Lotpasten-Prozessfenster, Reflow-Profil, MSL-Fristen und Thermik.
Das Wichtigste in Kurzform
- Für das Kontaktfeld gilt IPC-7093A, nicht IPC-7351. Ein LGA ist dort ausdrücklich als Bottom-Termination-Bauteil geführt. Die Norm liefert Kapitel zu Solder-Mask-Design, Via-Arrays und Ermüdungslebensdauer, die auf ein OSM-Feld anwendbar sind.
- OSM ist kein Fine-Pitch-BGA. Size-S hat 1,25 mm Rastermaß und 0,80 mm Pads. Das ergibt bei 100 µm Schablonendicke ein Aspect Ratio von 8,0 und ein Area Ratio von 2,0 — beide weit über den Mindestwerten von 1,5 und 0,66.
- Das Zyklusbudget ist die härteste Grenze. Nach J-STD-020 klassifizierte Bauteile überstehen drei Reflow-Zyklen. F&S erlaubt für sein OSM-Modul insgesamt zwei. Wer beidseitig bestückt und Rework einplant, hat kein Budget mehr.
- Zwei Hersteller derselben Größenklasse geben Peak-Temperaturen an, die 10 K auseinanderliegen — für zwei verschiedene Lötverfahren, und keiner sagt, wie man sie umrechnet: Kontron 250 °C im Konvektionsreflow, F&S 240 °C in der Dampfphase, Toradex im Juni 2026 nichts. Nach dem Öffnen des Trockenbeutels bleiben bei MSL 3 genau 168 Stunden.
- Der thermische Widerstand aus dem Datenblatt gilt für Ihr Board nicht. ROHM schreibt das wörtlich, NXP ebenfalls. Keiner der drei untersuchten Modulhersteller nennt eine Kupferfläche, ein Via-Muster, einen Stackup oder ein θJA für das Carrier-Board.
Ein lötbares System-on-Module verzeiht keinen zweiten Versuch. Wo ein gesteckter SoM-Steckverbinder erlaubt, das Modul zu tauschen, zu vermessen und zurückzuschicken, wird ein OSM-Modul einmal reflow-gelötet — und sitzt dann. Das verschiebt die Verantwortung: Alles, was beim gesteckten Modul der Steckverbinder abgefangen hat, muss beim lötbaren Modul das Carrier-Board leisten. Footprint, Pastenvolumen, Temperaturprofil, Feuchtemanagement und Wärmepfad sind keine Fertigungsdetails mehr, sondern Designentscheidungen.
Und genau dazu schweigen die Herstellerdokumente am lautesten. Im Datenblatt seines OSM-Moduls mit i.MX 93 führt Toradex im Juni 2026 vier Abschnitte, die für das Carrier-Design tragend wären, mit demselben Wort: Leistungsaufnahme „TBA“, mechanische Zeichnung „TBA“, thermische Spezifikation „TBA“, Löten und Bestücken „TBA“ (OSM iMX93 Datasheet, Rev. 0.4, Toradex, abgerufen am 27.07.2026).
Dieser Leitfaden führt die Kette einmal zusammenhängend durch: vom Footprint über Paste und Reflow zur Feuchte, zur Thermik und zur Lebensdauer der Lötstelle. Grundlage sind ausschließlich öffentlich abrufbare Dokumente — Normen von IPC und JEDEC, Halbleiter-Appnotes von NXP, ST und ROHM sowie die Implementierungsunterlagen von drei OSM-Herstellern. Wo eine Angabe nicht belegbar war, steht das im Text, statt einer Schätzung.
Welche SoC-Plattformen und Schnittstellen Teleconnect in Kundenprojekten einsetzt, fasst die Seite Technologien und Expertise zusammen.
Inhalt: Was ein lötbares Modul ändert · Footprint · Paste und Schablone · Reflow · Zyklusbudget · Thermik · Lebensdauer der Lötstelle · Dokumentationslücken · Design-Review-Checkliste · Häufige Fragen · Methodik
Drei Dinge fallen weg, und jedes davon war vorher ein Sicherheitsnetz: der Steckverbinder als mechanischer Entkoppler, die Möglichkeit zum Modultausch und die klare Trennung der Verantwortung an der Steckfläche. Was bleibt, ist eine Lötverbindung, die gleichzeitig elektrischer Kontakt, mechanische Befestigung und einziger Wärmepfad ist.
Der OSM-Standard (Open Standard Module) der SGET definiert dafür vier Größenklassen. Size-S ist die für i.MX 91 und i.MX 93 gängige:
| Größenklasse | Maße | Kontakte |
|---|---|---|
| Size-0 | 30 × 15 mm | 188 |
| Size-S | 30 × 30 mm | 332 |
| Size-M | 30 × 45 mm | 476 |
| Size-L | 45 × 45 mm | 662 |
Maße und Kontaktzahlen nach SGET, Open Standard Module (abgerufen am 27.07.2026). Aktueller Stand ist OSM Specification 1.2 zusammen mit Design Guide 1.1, veröffentlicht am 11. November 2024 (SGET-Mitteilung).
Für das Layout zählt aber nicht die Größenklasse, sondern die Geometrie des Kontaktfelds, und die lässt sich aus den Herstellerzeichnungen genau bestimmen. Die Maßzeichnungen von F&S, Toradex und Kontron zeigen für Size-S übereinstimmend dasselbe Raster: eine Matrix aus 23 Reihen (A bis AC) und 23 Spalten mit 1,25 mm Rastermaß, 0,80 mm Pad-Durchmesser und 0,85 mm Abstand von der Modulkante zur äußeren Padkante. Die Gegenrechnung geht auf: 23 Pad-Reihen spannen 22 Rastermaße, also 22 × 1,25 mm = 27,50 mm von Padmitte zu Padmitte, dazu einmal 0,80 mm für die beiden äußeren Pad-Hälften und zweimal 0,85 mm Randabstand — zusammen genau 30,00 mm, das nominale Außenmaß (F&S Application Note OSM01, V. 006/04.2026, F&S Elektronik Systeme, abgerufen am 27.07.2026).
Das ist die erste gute Nachricht dieses Beitrags: 1,25 mm Raster mit 0,80 mm Pads ist prozesstechnisch entspannt. Ein OSM-Kontaktfeld ist kein Fine-Pitch-BGA. Wer die Fertigungsrisiken eines 0,4-mm-Rasters erwartet, plant Aufwand ein, der hier nicht anfällt.
Zwei Eigenheiten sind dagegen wichtiger als das Rastermaß. Erstens: Von den 529 Rasterpositionen sind nur 332 belegt, und zwar als Ring mit ausgespartem Zentrum. Zweitens: Damit gibt es bei OSM Size-S kein zentrales Thermal Pad, wie es QFN- und andere Bottom-Termination-Bauteile haben. Beides hat Konsequenzen für den Wärmepfad, auf die der Thermik-Abschnitt zurückkommt.
Nicht jedes lötbare Modul ist ein OSM-Modul. Proprietäre LGA-Module derselben Leistungsklasse gibt es mit abweichender Kantenlänge und Kontaktzahl. Sie sind technisch nicht schlechter, aber sie binden das Design an einen Anbieter, und der Footprint ist nicht übertragbar. Wie weit die Dokumentation der am Markt verfügbaren Module auf i.MX 91 und i.MX 93 reicht, ist eine eigene Auswertung wert; sie erscheint als separater Beitrag.
Einschlägig ist IPC-7093A, nicht IPC-7351. IPC-7351B ist ein generisches Land-Pattern-Regelwerk für SMD-Bauteile. Für Bauteile mit planaren Terminierungen unter dem Körper gilt vorrangig IPC-7093A „Design and Assembly Process Implementation for Bottom Termination Components (BTCs)“, Oktober 2020 — und dort ist das Land Grid Array ausdrücklich als BTC-Beispiel genannt (IPC, abgerufen am 27.07.2026).
Das ist mehr als eine Formalie. IPC-7093A führt genau die Kapitel, die ein Carrier-Designer braucht: §6.8 Solder Mask Design, §6.10 Thermal Via Types samt Via-Anzahl und -Anordnung, §6.11.5 Via-in-Pad Plated-Over, §6.13/6.14 Stencil Design und Aperture Reductions sowie §8 zur Ermüdungslebensdauer. Wer nach IPC-7351 sucht, findet diese Kapitel nicht.
Für LGA-Pads ist NSMD (Non-Solder-Mask-Defined) der Grundfall. ST formuliert es in der Appnote zu LGA-Gehäusen so: „It is recommended to use a non solder mask defined (NSMD) pads … with opening slightly larger than the land geometry.“ Als Maß nennt ST eine Mindestvergrößerung der Maskenöffnung von 0,050 mm für die Registrierungstoleranz der Lötstoppmaske und ein Verhältnis von 1:1 zwischen Package-Pad und PCB-Pad (AN5886 Rev. 2, Mai 2024, §2.1, STMicroelectronics, abgerufen am 27.07.2026).
Der Grund ist fertigungstechnisch: Die Kupferätzung ist maßhaltiger als die Lötstoppmaske. Bei NSMD benetzt das Lot zusätzlich die Pad-Flanke, was ST als „better solder joint reliability“ beschreibt. Der Preis steht in derselben Quelle: NSMD-Pads „tend to peel off during multiple reworks and reflows“. SMD-Pads sind mechanisch fester, weil die Maske sie überdeckt, und brauchen weniger Routing-Raum.
Wichtig für die Übertragung auf OSM: ST kippt die Empfehlung erst bei Rastermaßen von 0,4 mm und darunter auf SMD mit Trench-Öffnungen. Bei 1,25 mm ist man weit davon entfernt, NSMD bleibt also der Grundfall. Zu beachten ist außerdem, dass AN5886 LGA-Gehäuse mit Rastermaßen von 0,35 bis 1,0 mm behandelt. Für ein OSM-Modul ist die Appnote eine gut begründete Analogie, keine unmittelbar geltende Vorschrift.
Es gibt ein zweites Argument für NSMD, das aus einer ganz anderen Richtung kommt. Das Qualifikations-Testvehikel nach IPC-9701 ist auf NSMD-Pads und eine Boarddicke von 93 mil (etwa 2,36 mm) festgelegt (NASA NEPP, Ghaffarian, JPL/Caltech, Folie 5, nepp.nasa.gov, abgerufen am 27.07.2026). Wer SMD-Pads einsetzt, verlässt die Randbedingungen, unter denen veröffentlichte Zyklenzahlen zur Lötstellenzuverlässigkeit ermittelt wurden. Die Zahlen gelten dann nicht mehr direkt.
Offene Vias unter dem Kontaktfeld sind ein Kurzschlussrisiko. Kontron formuliert das als Vorgabe: „There should be no open vias under the SoM on the baseboard, as this poses a risk of short circuits. Therefore, the vias under the SoM should be plugged.“ (OSM-S i.MX93 DC SoM-Module User Guide, Rev. 1.0, 14.05.2025, §11, Kontron Electronics, abgerufen am 27.07.2026).
„Plugged“ ist dabei ein definierter Begriff. IPC-4761 „Design Guide for Protection of Printed Board Via Structures“ unterscheidet sieben Via-Schutztypen, von Tented (Typ I) über Plugged (Typ III) und Filled (Typ V) bis Filled and Capped (Typ VII, üblicherweise VIPPO genannt) (IPC, abgerufen am 27.07.2026). Die Typen unterscheiden sich erheblich in Fertigungsaufwand und Preis. Diese Entscheidung gehört in die Fertigungsabstimmung, nicht in die Layout-Endphase — wer sie zu spät trifft, zahlt eine Neuauflage des Lagenaufbaus. Footprint, Lagenaufbau und Fertigungsabstimmung gehören zusammen; bei Teleconnect fällt das in das Leiterplattendesign.
Für OSM Size-S existiert ein vollständig dokumentiertes Pastenfenster — allerdings nur bei einem der drei untersuchten Hersteller. F&S veröffentlicht es als geschlossene Parametertabelle:
| Parameter | Vorgabe |
|---|---|
| Schablonendicke | 100 µm |
| Material | lasergeschnittener, elektropolierter Edelstahl (optional Nano-Coating) |
| Aperturgröße bei Pad Ø 0,80 mm | 0,80 mm, also 1:1 zum Pad |
| Aspect Ratio | 8,0 (Mindestanforderung ≥ 1,5) |
| Area Ratio | 2,0 (Mindestanforderung ≥ 0,66) |
| Lotpaste | SAC305, mindestens Type 4 |
| Flussmittel | No-clean |
| SPI-Zielvolumen | 0,050 mm³ ± 15 % |
| SPI-Zielhöhe | 95 µm – 120 µm |
Quelle: F&S Application Note OSM01, Table 22, V. 006/04.2026. Die Tabelle gilt für die LGA- und die FTGA-Variante des Moduls.
Die beiden Verhältniszahlen lassen sich nachrechnen, und das lohnt sich, weil sie zeigen, wie viel Reserve im Prozess steckt. Das Aspect Ratio ist Aperturbreite geteilt durch Schablonendicke: 0,80 mm / 0,100 mm = 8,0. Das Area Ratio ist die Aperturfläche geteilt durch die Wandfläche der Apertur, bei einer runden Öffnung also (π/4 · 0,80²) / (π · 0,80 · 0,100) = 0,503 / 0,251 = 2,0. Zum Vergleich: ST verlangt für LGA-Gehäuse ein Area Ratio über 0,66 bei lasergeschnittenen Schablonen und ein Aspect Ratio über 1,5 (AN5886 §3.2). Ein OSM-Kontaktfeld liegt beim Dreifachen beziehungsweise Fünffachen dieser Mindestwerte.
Bemerkenswert ist die Konvergenz bei der Schablonendicke: ST nennt 100 µm für 0,4-mm-Raster, F&S nennt 100 µm für 1,25-mm-Raster. Dieselbe Dicke bei dreifachem Rastermaß bedeutet, dass die Pastenmenge pro Kontakt bei OSM ungleich unkritischer ist.
Drei weitere Werte gehören in die Fertigungsvorgabe:
Wichtig für die Prozessplanung: Bei der LGA-Variante wird das gesamte Lotvolumen von der Carrier-Schablone bestimmt. Es gibt keine vorverzinnte Erhebung am Modul, die etwas beisteuert. Bei der optionalen FTGA-Variante (Fused Tin Grid Array) ist es umgekehrt — dort addieren sich Modul- und Carrier-Lot, das Bridging-Risiko steigt, und F&S empfiehlt eine Aperturreduktion. Wer zwischen den Varianten wechselt, muss die Schablone anpassen.
Das Temperaturprofil ist der Punkt, an dem die Quellenlage auseinanderfällt. Zuerst der normative Rahmen. Das Klassifikationsprofil nach IPC/JEDEC J-STD-020 ist über eine frei abrufbare Primärhersteller-Quelle vollständig belegt (Texas Instruments, MSL Ratings and Reflow Profiles, SPRABY1A, Februar 2015, revidiert Dezember 2018, Texas Instruments, abgerufen am 27.07.2026):
Die zulässige Peak-Temperatur hängt von Dicke und Volumen des Bauteils ab:
Und hier ist die erste Ehrlichkeit fällig: J-STD-020 klassifiziert nichthermetische, gekapselte Bauteile. Ein OSM-Modul ist kein Moldpackage, sondern eine bestückte Leiterplatte mit eigenem Bauteilspektrum, eigener Warpage und eigener Feuchtehistorie. Die Tabelle nach Dicke und Volumen ist auf ein Modul deshalb eine Analogie und keine unmittelbar geltende Vorschrift. Sie sagt Ihnen, in welcher Größenordnung sich die Grenze bewegt — nicht, was Ihr Modul aushält.
Was das Modul aushält, müsste der Modulhersteller sagen. Zwei von drei tun das, mit unterschiedlichem Ergebnis:
Kontron gibt ein vollständiges Konvektionsprofil an, und es deckt sich im Gerüst exakt mit dem Klassifikationsprofil: Soak 150 bis 200 °C in 60 bis 120 s, Liquidus 217 °C, Ramp-up maximal 3 °C/s, Ramp-down maximal 6 °C/s, 8 Minuten von 25 °C bis zum Peak. Der Peak liegt bei 250 °C mit 20 s Verweilzeit, die Zeit über Liquidus bei 60 bis 80 s (User Guide Rev. 1.0, §11, Table 15).
F&S gibt ausschließlich ein Dampfphasenprofil an, mit einem Peak von 240 °C und 15 s typisch bis 30 s maximal. Dazu drei Randbedingungen im Wortlaut: „The profile is only valid for Vapor Phase-Soldering. Reflow may require higher temperatures. 260 °C must not be exceeded.“ und „The total time above 60 °C must not exceed 600 s.“ (AN OSM01 §3.3.4).
Damit stehen sich zwei Angaben für dieselbe SGET-Größenklasse gegenüber, die 10 K auseinanderliegen, und die Kontron-Angabe überschreitet die abgeleitete Klassifikationstemperatur um 5 K. Beides ist erklärbar: Dampfphasenlöten und Konvektionsreflow sind unterschiedliche Verfahren mit unterschiedlichem Wärmeübergang, und ein Modul ist kein klassifiziertes Package. Aber genau das ist der Punkt. Die Profile sind nicht gegeneinander austauschbar, und keiner der Hersteller sagt, wie man sie umrechnet. Wer ein F&S-Modul im Konvektionsofen verarbeitet, arbeitet außerhalb der einzigen Angabe, die der Hersteller macht — mit dem ausdrücklichen Hinweis, dass es dort heißer werden muss und 260 °C nie überschritten werden dürfen.
Als dritter, unabhängiger Datenpunkt: ST gibt für LGA-Gehäuse allgemein ein Ramp-to-Spike-Profil mit 240 ± 5 °C Peak, 55 ± 10 s über 220 °C und einem Abkühlgradienten von −3 ± 2 °C/s an (AN5886 §3.6, Table 3). Die Größenordnung von 240 °C wird damit von zwei unabhängigen Quellen getragen.
Konsequenz für die Praxis: Fordern Sie das Profil für Ihr Verfahren schriftlich an, bevor Sie das Modul einplanen — und lassen Sie sich sagen, für welches Lötverfahren es gilt. Bei einem Modul ohne dokumentiertes Profil verhandeln Sie nicht über eine Zahl, sondern über die Frage, wer das Prozessrisiko trägt.
Das ist die Rechnung, die in keinem der Herstellerdokumente aufgemacht wird. Nach J-STD-020 klassifizierte Bauteile überstehen drei Reflow-Zyklen (TI SPRABY1A §5). Für das OSM-Modul erlaubt F&S ausdrücklich weniger: „Only 2 soldering cycles are permitted in total.“ (AN OSM01 §3.3.4), und zwar unter der Vorbedingung „Dry OSM module (MSL 3)“.
Zwei Zyklen sind knapp. Ein beidseitig bestücktes Carrier-Board verbraucht bereits zwei Durchläufe, wenn das Modul auf der zweiten Seite sitzt oder den ersten Durchlauf mit durchläuft. Für einen Rework-Vorgang bleibt dann nichts übrig. Kontron zieht daraus die naheliegende Konsequenz und formuliert sie als Empfehlung: „To minimize stress for the components, it is strongly recommended to solder the SoM during the last reflow cycle of the carrier board manufacturing process.“ (User Guide §11).
Daraus ergeben sich zwei Designregeln, die vor dem Layout stehen müssen, nicht danach:
Die zweite harte Frist ist die Floor Life. Beide OSM-Varianten von F&S sind mit MSL 3 klassifiziert. Nach J-STD-033 bedeutet das ein Verarbeitungsfenster von 168 Stunden bei 30 °C und 60 % relativer Luftfeuchte (TI SPRABY1A Table 1, nach IPC/JEDEC J-STD-033):
168 Stunden sind sieben Tage. Das ist die reale Frist zwischen dem Öffnen des Trockenbeutels und dem Reflow — nicht zwischen Wareneingang und Produktionsstart. Zwei Details verschärfen sie:
Zu den Backbedingungen macht dieser Beitrag bewusst keine Angabe. Die im Netz zirkulierenden Werte („125 °C für 24 bis 192 Stunden je Bodydicke“) ließen sich nicht auf eine abrufbare Primärquelle zurückführen. Belegbar ist nur, dass Tape-and-Reel-Material nicht über 40 °C gebacken werden darf und dass J-STD-033 die Zeiten nach Bodydicke staffelt. Fragen Sie die Bedingungen beim Hersteller ab, statt eine Tabelle aus einem Forum zu übernehmen.
Der thermische Widerstand aus einem Halbleiterdatenblatt ist keine Designgrundlage für Ihr Carrier-Board. Das ist keine Interpretation, sondern steht so in den Quellen. ROHM formuliert es in einer Appnote zum Thema: „The purpose of measuring θJA is only to compare the thermal performance of one package with another in a standardized environment. θJA is neither intended nor able to predict package performance in application-specific environments.“ In der Zusammenfassungstabelle derselben Appnote steht in der Zeile „Junction temperature estimation“ für θJA schlicht: „Not possible“ (ROHM 65AN114E Rev. 001, Februar 2023, fscdn.rohm.com, abgerufen am 27.07.2026).
Der Grund liegt in der Messbedingung. θJA — in Halbleiterdatenblättern häufig als RθJA notiert, gemeint ist derselbe Kennwert von der Sperrschicht zur Umgebung — ist in JESD51-1 und JESD51-2A definiert und wird auf normierten Testboards nach JESD51-3, -5 und -7 ermittelt, bei freier Konvektion. Das JEDEC-Testboard misst 114,3 × 76,2 mm und ist vierlagig. Wie stark allein die Kupferfläche den Wert verschiebt, zeigt dieselbe Quelle:
Der Datenblattwert liegt am rechten Kurvenende, also im günstigsten Fall. Ein realer Carrier mit begrenzter Massefläche liegt links davon. Praktisch brauchbar ist stattdessen ΨJT, der Kennwert von der Sperrschicht zur Package-Oberseite: Er bleibt über den gesamten Flächenbereich nahezu konstant, weil SMD-Bauteile den größten Teil ihrer Wärme nach unten in die Platine abgeben und der Pfad nach oben deshalb kaum Leistung führt. Mit ΨJT und einer gemessenen Oberflächentemperatur lässt sich die Sperrschichttemperatur schätzen; mit θJA nicht.
Für den i.MX 93 selbst sind die Werte gut dokumentiert. NXP nennt im Industrial-Datenblatt für das 14 × 14 mm FCPBGA ein RθJA von 21,7 °C/W und ein ΨJT von 0,1 °C/W, für die kleineren Varianten 22,5 und 23,5 °C/W (IMX93IEC Rev. 7, 12.02.2026, Tables 10 bis 12, NXP, abgerufen am 27.07.2026). Die Junction-Temperatur ist für die Industrial-Variante mit −40 bis +105 °C angegeben, für Extended Industrial bis +125 °C.
Diese Zahlen sind exakt — und für ein Carrier-Board mit lötbarem Modul trotzdem nicht verwendbar. Die Fußnote zu allen drei Tabellen nennt die Bedingung: „Thermal test board meets JEDEC specification for this package (JESD51-9). Test board has 40 vias under die shadow mapped according to BGA layout under die. Each via is 0.2 mm in diameter and connects top layer with the first buried plane layer.“ Und die nächste Fußnote wiederholt die Warnung, die schon ROHM ausspricht: „It is not meant to predict the performance of a package in an application-specific environment.“
Bei einem OSM-Modul liegt zwischen diesem Via-Cluster und Ihrem Carrier eine komplette weitere Leiterplatte — die des Moduls. Der Via-Cluster unter dem Die ist bereits Teil des Moduls und für Sie nicht gestaltbar. Ihr Carrier sieht nur das Kontaktfeld. Die 21,7 °C/W sind auf diesen Stapel deshalb nicht ohne eigene Betrachtung anwendbar, auch nicht als grobe Ober- oder Untergrenze: Die Quellen sagen, der Wert sei nicht zur Vorhersage gedacht, über Schranken sagen sie nichts. Bezeichnend ist zudem, was fehlt: RθJB, der Widerstand von der Sperrschicht zur Platine, ist in den drei Tabellen nicht enthalten. Das wäre der Wert, der einer Modulbetrachtung am nächsten käme.
Der Hardware Design Guide zum i.MX 93 enthält Aussagen, die physikalisch auch für ein Modul-plus-Carrier-System gelten, auch wenn die Zahlen am direkt gelöteten SoC ermittelt wurden (IMX93HDG Rev. 1, 13.04.2023, Kapitel 6, NXP, abgerufen am 27.07.2026):
Die letzte Empfehlung ist interessant, weil sie beim OSM-Carrier zum Teil entfällt: Der Grund für sechs Lagen ist das DDR-Routing und die Spannungsversorgung direkt am Ball-Feld des SoC. Beides sitzt beim lötbaren Modul auf dem Modul. Daraus folgt allerdings nicht, dass ein OSM-Carrier mit weniger Lagen auskommt — diese Aussage lässt sich aus dem Dokument nicht ableiten, und der Wärmepfad spricht eher dagegen.
Hier trifft die BTC-Literatur auf eine Lücke. IPC-7093A behandelt den Wärmepfad von Bottom-Termination-Bauteilen in §6.10 und §6.11 durchgehend über ein zentrales Thermal Pad: Via-Typen, Via-Anzahl und -Anordnung, orthogonale und hexagonale Arrays, Via-in-Pad, dazu Parametertabellen für jede Thermal-Pad-Variante. Figure 6-24 quantifiziert sogar den mittleren Wärmewiderstand eines Via-Arrays über der Via-Dichte.
Ein OSM-Size-S-Feld hat kein zentrales Pad. Die Wärme muss über den Kontaktring abfließen, und das heißt: über die Masse- und Versorgungskontakte. Deren Zahl ist der eigentliche Wärmepfad. Bei F&S liegt GND auf 58 der 332 Kontakte, die 5-V-Hauptversorgung VCC_IN_5V auf fünf Kontakten (Y8, Y9, Y10, Y11, Y17; ausgezählt aus der Pinout-Tabelle in AN OSM01). Toradex beschreibt dasselbe Prinzip qualitativ: „The distribution of supply rails across multiple OSM pads improves current-carrying capability, reduces voltage drop, and enhances thermal performance.“
Für das Layout folgt daraus eine klare Priorität: Jeder Massekontakt unter dem Modul gehört großflächig an eine durchgehende Massefläche angebunden, nicht über eine dünne Stichleitung. NXP formuliert für den SoC-Fall dasselbe Ziel — den Widerstand zwischen Baustein und Platine minimieren, indem alle Massepads genutzt werden. Ein Via-Muster mit Zahlen gibt dafür allerdings keine der Quellen her. Der einzige belegte Via-Zahlenwert im gesamten NXP-Material ist der Testboard-Cluster aus der Datenblatt-Fußnote, und der ist eine Messbedingung, keine Empfehlung.
Auf der Kühlseite existiert genau ein herstellerseitiges Konzept: F&S bietet mit MHS.OSM.1 einen Heat Spreader aus Spreizplatte, Thermal Interface Material und vier Schrauben M2,5 × 6 mm nach DIN 965 an. Kontron warnt im entsprechenden Abschnitt vor der heißen Oberfläche und schreibt: „Please do not operate the OSM-S i.MX93 DC without sufficient cooling system.“ Eine Zahl steht in diesem Abschnitt nicht.
Die Lötverbindung ist beim lötbaren Modul auch die mechanische Befestigung, und sie arbeitet gegen einen CTE-Unterschied. Modul und Carrier dehnen sich bei Temperaturwechseln unterschiedlich; die Differenz landet in der Lötstelle. IPC-7093A dokumentiert das für BTC in §8 und zeigt in Figure 8-1 einen Lötriss durch CTE-Mismatch nach 1.000 Zyklen.
Vier Designparameter beeinflussen die Ermüdungslebensdauer laut denselben Kapiteln, und einer davon ist gegenintuitiv:
| Parameter | Richtung laut IPC-7093A §8 | Fundstelle |
|---|---|---|
| Platinendicke | dünnere Platinen ergeben höhere Ermüdungslebensdauer | Figure 8-2 (Weibull-Plot) |
| Landgröße | beeinflusst die Ermüdungslebensdauer | Figure 8-3 |
| Standoff-Höhe | beeinflusst die Ermüdungslebensdauer | Figure 8-5 |
| Voiding im Thermal Pad | akzeptabel unter 30 % der Querschnittsfläche (gilt für das zentrale Thermal Pad, das OSM Size-S nicht hat — siehe unten) | Figure 8-8 |
Als Gegenmaßnahme behandelt die Norm eigene Kapitel zur Verstärkung der Lötstelle durch Corner Bond, Underfill und Klebstoffe (§8.2.6 und §7.3.6). Das ist kein Designparameter, sondern eine Zusatzmaßnahme, wenn Temperaturwechsel oder Vibration zu erwarten sind.
Ein Hinweis zur Belastbarkeit dieser Tabelle: Verifiziert sind die Titel und Aussagen der Figuren, nicht die dargestellten Kurvenwerte. Konkrete Zyklenzahlen oder Weibull-Parameter aus diesen Bildern nennt dieser Beitrag deshalb nicht — mit Ausnahme der ausdrücklich im Titel genannten 1.000 Zyklen und der 30-Prozent-Grenze.
Beim Voiding lohnt der Blick auf beide Quellen: IPC-7093A nennt für das Thermal Pad unter 30 %, ST empfiehlt für LGA-Lötstellen allgemein „a 25 % maximum voids criteria“ und weist gleichzeitig darauf hin, dass es derzeit keine spezifische Norm für Voids nach dem Reflow gibt (AN5886 §4). Wer eine Grenze in die Fertigungsvorgabe schreibt, sollte die strengere nehmen und die Röntgenprüfung als Stichprobe vorsehen.
Zyklenzahlen aus Zuverlässigkeitsstudien haben nur mit ihren Randbedingungen Bedeutung. Die Bedingungen nach IPC-9701 sind über eine Tier-1-Quelle vollständig belegt (NASA NEPP, Ghaffarian, JPL/Caltech, Folie 6, wiedergegeben als „Table 1 Temperature cycling requirements specified in Table 4.1 of IPC 9701“):
Die Norm definiert fünf Temperaturzyklen:
| Temperaturzyklus | Bereich |
|---|---|
| TC1 | 0 bis +100 °C (bevorzugte Zyklusbedingung) |
| TC2 | −25 bis +100 °C |
| TC3 | −40 bis +125 °C |
| TC4 | −55 bis +125 °C |
| TC5 | −55 bis +100 °C |
Und quer dazu fünf Stufen für die Zyklenzahl:
| Zyklenzahl-Stufe | Zyklen |
|---|---|
| NTC-A | 200 |
| NTC-B | 500 |
| NTC-C | 1.000 |
| NTC-D | 3.000 |
| NTC-E | 6.000 |
Die beiden Tabellen werden erst durch die bevorzugten Paarungen verknüpft: Für TC1 ist NTC-E mit 6.000 Zyklen vorgesehen, für TC2 bis TC4 NTC-C mit 1.000 Zyklen. Für TC5 nennt die wiedergegebene Tabelle keine bevorzugte Stufe. Haltezeit oben und unten je 10 Minuten. Der Test läuft mindestens bis zu einer kumulativen Ausfallrate von 50 %, bevorzugt bis zur charakteristischen Lebensdauer von 63,2 %; er endet spätestens mit Erreichen der NTC-Stufe. Für das Testvehikel gelten dieselben Randbedingungen, die schon im Footprint-Abschnitt genannt wurden — NSMD-Pads und 93 mil Boarddicke — dazu kontinuierliche Überwachung; manuelles Messen ist ausdrücklich nicht zulässig.
Damit haben Sie einen Prüfstein für Lieferantenangaben. Eine Aussage wie „1.000 Zyklen bestanden“ ist ohne TC-Bedingung, Haltezeit und Ausfallkriterium nicht interpretierbar. 1.000 Zyklen von 0 bis 100 °C sind eine andere Belastung als 1.000 Zyklen von −40 bis 125 °C.
IPC-7093A definiert in §1.2 drei Produktklassen, und die Wahl wirkt auf die Parameter oben zurück. Class 1 „General Electronic Products“ verlangt im Kern die Funktion der fertigen Baugruppe. Class 2 „Dedicated Service Electronic Products“ verlangt anhaltende Leistung und verlängerte Lebensdauer, wobei unterbrechungsfreier Betrieb erwünscht, aber nicht kritisch ist und die Einsatzumgebung typischerweise keine Ausfälle verursachen würde. Class 3 „High Performance/Harsh Environment“ gilt, wenn anhaltende Höchstleistung kritisch und Ausfallzeit nicht tolerierbar ist.
Die Entscheidung sollte vor dem Layout fallen, weil sie Landgröße, Platinendicke, Voiding-Grenze, die Frage nach Corner Bond oder Underfill und den Prüfumfang bestimmt. Wer sie offen lässt, entscheidet sie implizit: Die Fertigung arbeitet dann nach ihren eigenen Standardvorgaben, ohne dass die Klasse irgendwo dokumentiert wäre. Bei einem Industriegerät mit zehn Jahren Feldlaufzeit und weiten Temperaturwechseln ist das ein Risiko, das sich mit einer Zeile im Lastenheft vermeiden lässt. Diese Einordnung und die Qualifizierung eines Zweitlieferanten begleiten wir im Rahmen der Hardwareentwicklung.
Über drei Hersteller derselben Größenklasse hinweg dokumentiert keiner die Carrier-Thermik. Die folgende Matrix ist das Ergebnis der Auswertung der drei aktuellen Implementierungsdokumente:
| Thema | F&S AN OSM01 (04.2026) | Kontron Rev. 1.0 (05.2025) | Toradex Rev. 0.4 (06.2026) |
|---|---|---|---|
| Reflow-/Lötprofil mit Zahlen | ja (Dampfphase) | ja (Konvektion) | nein — „TBA“ |
| MSL-Level | ja (MSL 3) | nein | nein |
| Zulässige Lötzyklen | ja (2) | qualitativ („letzter Zyklus“) | nein |
| Schablone, Apertur, Pastentyp | ja (Table 22) | nein | nein |
| Vias unter dem Modul | nein | ja („shall be plugged“) | nein |
| θJA / ΨJT | nein | nein | nein — „TBA“ |
| Maximale Verlustleistung | nein | nein | nein — „TBA“ |
| Grenz-Junction-/Case-Temperatur | nein | nein | nein — „TBA“ |
| Kupferfläche / Thermal Vias im Carrier | nein | nein | nein |
| Stackup-Empfehlung | nein | nein | nein |
| Mechanische Zeichnung | ja | ja (Pinout) | nein — „TBA“ |
| Kühlkonzept | ja (MHS.OSM.1) | qualitativ | nein |
Die untere Hälfte der Tabelle ist die eigentliche Nachricht. Kupferfläche, Via-Muster, Stackup und thermischer Widerstand für das Carrier-Board nennt kein Hersteller — also genau den Wärmepfad, der bei einem lötbaren Modul ohne Sockel und ohne zentrales Thermal Pad ausschließlich über die Platine läuft.
Instruktiv ist die Verweiskette bei Toradex. Abschnitt 3.1 „Carrier Board Design Considerations“ benennt vier Themen korrekt: „Pad geometry and solder mask definition · Placement accuracy and coplanarity · Reflow soldering profile · Keep-out areas and component clearance“. Dann heißt es: „The carrier board must implement the OSM Size-S land pattern as defined by the Open Standard Module specification“ und „For more information, refer to the Section 9.“ Abschnitt 9.2.2 ist die thermische Spezifikation — und dort steht „TBA“. Der Verweis führt ins Leere, und die referenzierte Spezifikation ist bei der SGET kostenfrei, aber nur nach Registrierung zu bekommen — weshalb dieser Beitrag ihren Inhalt nicht ausgewertet hat (Details im Abschnitt Methodik).
Ein letztes Detail mit Signalwirkung: Toradex liefert Evaluationsmuster vorverlötet auf einem Adapterboard aus, das die OSM-Pad-Matrix auf zwei Samtec-400-Pin-Steckverbinder führt, „enabling immediate evaluation without additional hardware“. Für die Evaluierung umgeht der Hersteller das Löten also selbst. Für die Serie tragen Sie es.
Diese Liste fasst die belegten Vorgaben aus den Abschnitten oben zusammen. Sie ersetzt keine Fertigungsabstimmung, macht aber sichtbar, welche Punkte vor der Designfreigabe beantwortet sein müssen.
Diese sechs Fragen ergeben sich unmittelbar aus den Lücken der Dokumentationsmatrix:
Bei der dritten und fünften Frage lohnt es, auf eine schriftliche Antwort zu bestehen. Wenn Sie das Carrier-Design oder die Prozessabstimmung nicht allein durchziehen möchten: sprechen Sie uns zum Carrier-Board-Design an.
Das lässt sich aus den Herstellerdokumenten nicht ableiten. NXP empfiehlt für ein Board mit direkt gelötetem i.MX 93 mindestens sechs Lagen, begründet mit DDR-Routing und der Spannungsversorgung am Ball-Feld. Beides liegt beim lötbaren Modul auf dem Modul, die Begründungskette entfällt also teilweise. Daraus folgt aber nicht, dass weniger Lagen genügen: Der Wärmepfad läuft beim OSM ausschließlich über den Carrier, und Massefläche ist hier Kühlfläche. Keiner der drei Modulhersteller gibt eine Stackup-Empfehlung.
Nein, prozesstechnisch ist es entspannter. Das Rastermaß von 1,25 mm und der Pad-Durchmesser von 0,80 mm ergeben bei 100 µm Schablonendicke ein Aspect Ratio von 8,0 und ein Area Ratio von 2,0, während die Mindestanforderungen bei 1,5 und 0,66 liegen. Anspruchsvoller ist etwas anderes: Ein LGA zentriert sich beim Reflow schlechter selbst als ein Kugel-BGA, das Lotvolumen kommt bei der LGA-Variante vollständig aus der Carrier-Schablone, und Rework ist praktisch nicht vorgesehen.
Das muss der Hersteller sagen, und die Angaben unterscheiden sich von der Norm. Nach J-STD-020 klassifizierte Bauteile überstehen drei Zyklen. F&S erlaubt für sein OSM-Modul insgesamt zwei. Kontron nennt keine Zahl, empfiehlt aber, das Modul im letzten Reflow-Zyklus zu löten. Toradex dokumentiert dazu im Juni 2026 nichts. Planen Sie das Budget vor dem Layout, weil beidseitige Bestückung und Rework beide daraus bezahlt werden.
Nein. Sowohl ROHM als auch NXP schließen das in ihren Dokumenten ausdrücklich aus: Der Wert dient dem Vergleich zweier Gehäuse in einer normierten Umgebung und ist nicht dafür gedacht, das Verhalten in einer konkreten Anwendung vorherzusagen. Beim Modul kommt hinzu, dass zwischen dem Messaufbau und Ihrem Carrier eine weitere Leiterplatte liegt. Brauchbar ist ΨJT zusammen mit einer gemessenen Gehäuseoberflächentemperatur, oder eine thermische Simulation des realen Aufbaus.
IPC-7093A zeigt diesen Zusammenhang in Figure 8-2 als Weibull-Plot: Dünnere Leiterplatten ergeben eine höhere Ermüdungslebensdauer. Der Effekt ist gegenintuitiv, weil dünnere Platinen mechanisch weniger steif sind — genau das reduziert aber die Dehnungsbelastung in der Lötstelle beim Temperaturwechsel. Diese Begründung ist eine physikalische Einordnung, keine Aussage der Norm. Die konkreten Zyklenzahlen aus der Abbildung sind hier ebenfalls nicht wiedergegeben, weil nur der Titel und die Richtungsaussage der Figur verifiziert sind, nicht die Kurvenwerte.
LGA-Kontakte sind ENIG-beschichtet und flach; das gesamte Lot kommt aus der Carrier-Schablone. FTGA-Kontakte (Fused Tin Grid Array) sind mit SAC305 vorverzinnt, wodurch sich Modul- und Carrier-Lot addieren. FTGA verzeiht mehr Warpage und Koplanaritätsabweichung und zentriert etwas besser, hat aber ein höheres Bridging-Risiko, verlangt eine Aperturreduktion und ist oxidationsanfälliger, also kürzer lagerfähig. Beide Varianten sind bei F&S mit MSL 3 klassifiziert.
Ein lötbares Modul verlagert Risiko vom Steckverbinder in Ihren Fertigungsprozess. Die gute Nachricht ist, dass der Prozess selbst beherrschbar ist: 1,25 mm Raster mit 0,80 mm Pads ist unkritisch, das Pastenfenster ist bei einem Hersteller vollständig dokumentiert, und die Normenkette von IPC-7093A über J-STD-020 und J-STD-033 bis IPC-9701 ist belastbar.
Die schlechte Nachricht steht in der unteren Hälfte der Dokumentationsmatrix. Zum Wärmepfad, also zu dem, was beim lötbaren Modul ohne Sockel und ohne zentrales Thermal Pad ausschließlich über Ihre Platine läuft, gibt keiner der drei untersuchten Hersteller eine Zahl heraus. Der thermische Widerstand aus dem SoC-Datenblatt hilft dabei nicht, weil er unter Bedingungen gemessen ist, die Ihr Aufbau nicht herstellt. Wer diese Lücke nicht schließt, verlässt sich auf einen Wert, der ausdrücklich nicht für die Vorhersage gedacht ist.
Drei Dinge lohnen sich deshalb vor der Designfreigabe: das Zyklusbudget aufstellen, das Reflow-Profil für das eigene Verfahren schriftlich bestätigen lassen und die Verlustleistung im realen Lastprofil erfragen. Nutzen Sie den Fragenkatalog aus dem Abschnitt „Fragen an den Modullieferanten“ als Anfrage-Vorlage — sechs Fragen, schriftlich gestellt, trennen die Anbieter schneller als jeder Datenblattvergleich.
Weitere Fachbeiträge finden Sie im Teleconnect-Blog.
Grundlage dieses Beitrags sind ausschließlich öffentlich abrufbare Dokumente, die im Juli 2026 geprüft wurden. Ausgewertet wurden zehn Normen und Normauszüge (IPC-7093A, IPC-7351B, IPC-4761, IPC-9701 und -9701B, IPC-2152, IPC/JEDEC J-STD-020E und -020F, J-STD-033, J-STD-001, IPC-A-610, die JESD51-Reihe), sechs Halbleiter- und Zuverlässigkeitsdokumente (Texas Instruments SPRABY1A, ROHM 65AN114E, STMicroelectronics AN5886 Rev. 2, NXP IMX93HDG, NXP IMX93IEC, NASA NEPP / JPL) sowie die aktuellen Implementierungsunterlagen von drei OSM-Herstellern (F&S AN OSM01, Kontron OSM-S i.MX93 DC User Guide, Toradex OSM iMX93 Datasheet).
Fünf Einschränkungen sind für die Bewertung der Aussagen wichtig:
docs.nxp.com zitiert, weil die direkten PDF-Endpunkte auf automatisierte Abrufe uneinheitlich antworten. Inhaltlich geprüft wurden die PDF-Fassungen (IMX93HDG Rev. 1, IMX93IEC Rev. 7). Auch st.com und fs-net.de beantworten automatisierte Abrufe nicht zuverlässig; beide Dokumente wurden am 27.07.2026 im Volltext geprüft, bevor daraus zitiert wurde.Nicht in den Beitrag aufgenommen wurden Angaben, die sich nur über Sekundärquellen belegen ließen: die Backzeiten aus J-STD-033, Koplanaritäts- und Warpage-Grenzwerte in Mikrometern, konkrete Strombelastbarkeitswerte aus IPC-2152 sowie die Strombelastbarkeit pro OSM-Kontakt, die in keiner frei zugänglichen Quelle auffindbar war. Wo ein Hersteller eine Angabe nicht veröffentlicht, steht in diesem Beitrag „nicht dokumentiert“ statt eines Schätzwerts.