Technik-Ecke D26 vom 3. Juni 2005

By
2 Minutes Read

HDSL/MDSL/MSDSL-Schaltkreise

In der Technik-Ecke D 23 wurde ein Überblick zu HDSL/MDSL/MSDSL-Schaltkreisen gegeben. Zudem wurden nähere Informationen zu den Herstellern Conexant und Infineon veröffentlicht. In den Ausgaben D 24 und D 25 wurden die Schaltkreise von INTEL vorgestellt. Der Tabelle D 23.1 folgend werden in der vorliegenden Ausgabe weitergehende Informationen zu Intersil und Mindspeed gemacht.

Intersil
Die Firma Elantec wurde 2002 von Intersil übernommen. Elantec hatte mit EL1510 und dem EL1511 Treiberbausteine im Angebot, die nun von Intersil angeboten werden (http://www.intersil.com).

Mindspeed
Wer bei der heutigen Firma Mindspeed den Überblick über die xDSL-Entwicklungsgeschichte nicht verlieren will, der muss sehr gut informiert sein. Der „xDSL-Ursprung“ liegt bei Brooktree, einer israelischen Firma – einem (symmetrischen) xDSL- Pionier schlechthin. Im Jahr 1996 wurde Brooktree durch Rockwell übernommen, und die Schaltkreisbezeichnungen begannen fortan mit RS. Aus Rockwell heraus erfolgte die Ausgründung von Conexant mit dem Ziel eines Börsenganges. Aus Conexant wiederum wurde Mindspeed ausgegründet.
Ein HDSL-System, welches auf Brooktree-Schaltkreisen der ersten Generation beruht, besteht aus den Komponenten [D26.1]:
• Bt8920 – 600 KBit/s Monolithic CMOS A/D Converter (ADC)
• Bt8952 – HDSL Transceiver und
• Bt8953A – HDSL Channel Unit.

 

Bild D 26.1: Blockschaltbild für ein E1/T1-HDSL-System mit diskretem AFE

Im Bild D 26.1 ist das Blockschaltbild für ein E1/T1- HDSL-System mit 3- (für E1) beziehungsweise 2-DA (für T1) dargestellt. Neben den HDSL-typischen Schaltkreisen sind auf der linken Seite eine Line Interface Unit (LIU) und ein Framer gezeigt. Bei der dargestellten Lösung musste das Analog Front End (AFE) noch diskret aufgebaut werden. Bedingt durch die in der Folgezeit fertig gestellte Entwicklung des Bt8921 (HDSL Analog Front End) konnte der Systemaufbau vereinfacht werden (siehe Bild D 26.2).

 

Bild D 26.2: Blockschaltbild für ein E1/T1-HDSL-System mit AFE-Schaltkreis

Einige Komponenten solcher HDSL-Systeme sollen kurz vorgestellt werden. Das Blockschaltbild der HDSL Channel Unit Bt8953A beziehungsweise RS8953 ist im Bild D 26.3 aufgeführt.

 

Bild D 26.3: Blockschaltbild des RS8953 [D26.2]

Über eine PCM-Schnittstelle gelangen die Daten an den so genannten PCM Formatter, an dessen Ausgang die Möglichkeit einer Schleifenschaltung vorhanden ist (LB). Außerdem kann für Testzwecke eine Pseudozufallsfolge (PRBS) generiert werden, die in Empfangsrichtung im Block BER zur Bitfehlerratenermittlung ausgewertet werden kann.
Im Time Slot Router werden die 64 KBit/s-Zeitschlitze auf die einzelnen HDSL-Kanäle aufgeteilt. Für jeden der Kanäle sind in Senderichtung Pufferspeicher, Mapper für den Overhead und 2B1Q-Coder vorhanden. In der Empfangsrichtung wird pro HDSL-Kanal eine 2B1Q-Dekodierung und eine Rahmensynchronisation durchgeführt. Über einen Payload Mapper und Pufferspeicher gelangen die Empfangsdaten an den Time Slot Router, wo die drei Teildatenströme zusammengefasst werden. Eine digitale PLL (DPLL) vervollständigt den Baustein. Im Bild D 26.4 sind die entsprechenden Schnittstellen detaillierter dargestellt.

 

Bild D 26.4: Schnittstellen des RS8953

Das Innenleben des HDSL Transceivers Bt8952, der für jedes Adernpaar benötigt wird, wird in [D26.1] gezeigt. Im Bild D 26.5 ist das Blockschaltbild des Bt8920 dargestellt. T/H steht dabei für Track and Hold, ein Verfahren, bei dem die Daten für die Verarbeitung durch den Analog-Digital-Wandler zwischengespeichert werden.

 

Bild D 26.5: Blockschaltbild des Bt8920

Das Blockschaltbild des AFEs Bt8921 ist im Bild D 26.6 aufgeführt. Als baugleicher Ersatztyp ist der AFE1103 von ehemals Burr-Brown verfügbar [D26.3].

 

Bild D 26.6: Blockschaltbild des Bt8921

Die Ausführungen zu HDSL/MDSL/MSDSL- Schaltkreisen von Mindspped werden in der Technik-Ecke D 27 fortgesetzt.

 

Literatur
[D26.1] Brooktree. HDSL Data Book. 1995
[D26.2] RS8953 HDSL/SDSL Channel Unit. http://www.mindspeed.com/web/products/ index.jsp?catalog_id=120&cookietrail=0,7,46
[D26.3] AFE1103 - HDSL/MDSL ANALOG FRONT END. http://www.nalanda.nitc.ac.in/industry/ App-Notes/BurrBrown/datashts/afe1103.pdf

Picture of Dr. Andreas Bluschke

Dr. Andreas Bluschke

Andreas Bluschke erhielt seine Dipl.-Ing.- und Dr.-Ing.-Titel 1982 bzw. 1986 vom Leningrader Elektrotechnischen M.A. Bontsch-Brujewitsch-Institut für Fernmeldewesen (LEIS) , UdSSR. Er ist Mitbegründer der Teleconnect GmbH in Dresden und war von 1990 bis 2018 einer der Geschäftsführer der Teleconnect GmbH, wo er insbesondere für F&E-Aktivitäten verantwortlich war. Als erfahrener Projektleiter war er in den Bereichen PDH, SDH, ISDN, ATM, xDSL und optische Zugangs- und Hausnetze tätig. Er ist Autor und Herausgeber zahlreicher Bücher und Zeitschriftenartikel zu den Themen Leitungskodierung, xDSL, optische Kommunikation und Zugangsnetze. Nach der Akquisition des LiFi-Geschäfts des unter Beteiligung der Teleconnect GmbH gegründeten Joint Ventures Firefly Wireless Networks durch Philips Lighting (heute Signify) ist er 2019 als Systemarchitekt nach Eindhoven, Niederlande, gewechselt. Während seiner beruflichen Laufbahn hat er eine Vielzahl von Patentanmeldungen getätigt.

Author