Leiterplattendesign
Unser Entwicklerteam
Hochkomplexe Layouts für hochkomplexe Ansprüche
Unsere Langjährige Erfahrung im Leiterplattendesign macht es uns möglich Ihnen beste Qualität und Funktionalität für hochkomplexe Layouts zu bieten. Multilayer, Microvias, High-Density-Leiterplatten, Backplanes, der Einsatz von BGAs mit mehr als 1000 Pins, impedanzkontrolliertes und EMV-gerechtes Design sind mehr als nur “vertraute Materie” für unser Team.
Dabei kümmern wir uns um den gesamten Design-Prozess von der Erstellung on Stromlaufplänen und Stücklisten über den Leiterplattenentwurf bis zur Datenaufbereitung für die Leiterplattenherstellung und Baugruppenfertigung.
Unser Entwicklungszyklus
- Projektbaubibliothek einlesen
- Bauraum eingrenzen (Abmessungen und Sperrflächen einrichten)
- Lagenaufbau bestimmen und einrichten
- Stromlaufplan prüfen und ggf. nachbessern
- Prüfpunkte im Stromlaufplan prüfen
- Bibliothek wenn notwendig ergänzen
- Grobplatzierung in Funktionsgruppen
- Prüfpunkte platzieren
- Design for Manufacturing (DfM) Methoden anwenden
- Grobkonzept für Routing optimieren
- Längen ausgleichen
- Differential Pairs routen
- Impedanzen berechnen
- Anbindung an Powerplanes
- EMV-Richtlinien beachten
- Bohr- und Gerberdaten
- Bestückdruck
- ggf. Step-Modelle (3D)
- Dokumentation
Unsere Entwicklungswekzeuge
Ausgehend von den erzeugten MENTOR-Daten ist eine 3D-Darstellung der bestückten Leiterplatte möglich. Dazu nutzen wir die Funktion von Solid Works, unserem Tool für mechanische Konstruktion.
Die Teleconnect GmbH ist Mitglied im Fachverband Elektronikdesign und -fertigung e. V. (FED) für:
- Branchen-Networking
- Austausch mit Fachexperten
- Nutzen des Schulungsangebot
- Zugang zu Arbeitskreisen und Projektgruppen
- Diskussion und Weiterbildung in der Regionalgruppe Dresden